近年、電子機器においてはスイッチング電源の採用が増加しているが、これに伴い「高効率」・「低消費電力」等、環境にやさしい電源設計の要望が急速に高まってきている。 １９９７年１２月開催の「地球温暖化防止京都会議」、そして、１９９９年４月、日本の「省エネルギー法」の改正、そして各国の法規制で制限されるまでに至っており、 地球環境保護の上でも環境にやさしい電源設計は、緊急課題となっている。 　 　 　待機消費電力、すなわち、機器には通電されているが使用されていない時でも消費している無駄なエネルギー損失を、極限まで減らすことが求められている。 　家庭内で使用するテレビ・ＶＴＲ・ファクシミリ・プリンター等のほとんどの電気・電子機器は、電源コンセントにプラグを差し込んだ状態の待機モード時でも、微少電流が流れ、電力を消費している。こうしたことから特に２４時間通電状態の機器に搭載される、スイツチング電源については、[待機オフモード時]および[軽負荷時]のさらなる省電力化が要求されている。省エネルギー化は全世界の共通課題であり、スイッチング電源の低消費電力化にますます期待が高まっている。 　 　 　スイッチング電源の電力損失の低減技術は、電子機器の種類により、大きく二つに大別される。一つは、ＡＣアダプターのような単一出力で、無負荷または数十Ｗの出力の場合である。この場合、スイッチング素子（インバータ）の［電圧］と［電流］が重ならないようにスイッチングできる［ソフトスイッチング電源技術］と［Ｃ―ＭＯＳ制御ＩＣを採用した電源技術］で消費電力を大幅に低減させることができる。 　もう一つは、電子機器に内蔵された複数の出力を持ち、電力が必要な出力系のみ数ワットを出力し、その他は無負荷状態の場合である。この場合の電力損失は、大きく分け、次のような損失分布となる。（図１参照） 　 　 図１ 従来方式の電力損失分布 　 　 　   　�@スイッチング損失 �A制御ＩＣの損失 �Bスナバの損失 �C起動回路の損失 �D発振周波数による損失 �Eパワー系回路による損失 �F補助電源の損失 　これらの損失を改善することにより、スイッチング電源の省エネルギー化を図ることができる。（図２参照）     図２ 環境に配慮した高効率ソフトスイッチング電源について       　 　ソフトスイッチング技術は、スイッチング素子の［ＭＯＳーＦＥＴ］をスイッチングさせる時、電圧と電流が重ならないように遅延スイッチングさせ効率を改善する技術である。 （図３参照） 　 　 図３ 従来方式と低消費電力方式の電力損失比較 　 　 　 　 　スイッチング電源の待機時における電力損失には、前述のようにインバータ、ダイオードのスイッチング時に発生するスイッチング損失、制御ＩＣの待機および動作時の消費電力、待機時の高周波発振周波数による損失、制御用ＩＣを起動させるために生じる起動回路の電流損失が大きな要因となっている。［開発された省電力電源］は、待機オフ時の消費電力を飛躍的に低減させるために、待機オフモード時にスイッチング周波数を可変させ、負荷状態の検出は、電流ではなく電圧レベルを検出することで周波数を可変し信号伝達損失（Ｗ）を大幅に低減、さらにスイッチング待機時の損失を最小限に抑える独自のランダムスイッチング回路方式を採用することで、回路損失・スイッチング損失を大幅に低減し省電力化を実現した。 　待機オフの消費電力を１２０Ｖ時５０ｍＷを２０ｍＷ以下・２４０Ｖ時９３ｍＷ以下を４４ｍＷを実現した。（図４参照） 　 　 図４ 超低消費電力型電源 　 　 ａ： 待機電力の低減は、電子機器の使用数量の急激な増加によるエネルギー総消費量の増大を防ぐことができ、発電所等の削減が可能になり、地球環境問題に大きく貢献できる。 ｂ： 省資源化 部品の小形化により、使用材料の削減ができ地球環境保護につながる。 ｃ： 信頼性の向上   効率が向上することにより、スイッチング電源および電気・電子機器の寿命に悪影響を及ぼす発熱が少なくなり、信頼性が向上する。   　 　 　現在、低電圧大電流電源の省電力化が大きな課題となっている。電気・電子機器にはマイクロプロセッサなどのＬＳＩが搭載されているが、このＬＳＩをさらに小形化・高集積化するには、ＬＳＩ内部のパターン・チャンネル間を狭くする必要があるが、パターン間の耐電圧が低くなるため、低電圧で動作させる必要がある。従ってＬＳＩの動作電圧が１Ｖの低電圧時代になるのも時間の問題となっている。 　しかし、ＬＳＩの動作電圧が下がると電流は増加する傾向にあり、消費電力は低減するどころか悪化すため、平滑コンデンサの高リプル対応・高容量化が必要になる。 　また、ＬＳＩに大電流を供給し、かつ省電力化を図るため、高効率の低電圧大電流スイッチング電源が不可欠となる。電流は数十Ａ以上となり、ＬＳＩの損失、プリント配線基板のパターン損失、電源とプリント配線基板を接続する配線の電力損失が大きくなり、電源効率が低化する。 　   効率のよい電源構成にするためには   　 �@ 超高速トレンチＭＯＳ―ＦＥＴ化 ＊ ＭＯＳ―ＦＥＴの高速トレンチ化による低損失化・低オン抵抗化 ＊ ゲート酸化皮膜の工夫など入力容量の低減によるスイッチング時間の短縮 �A 低インピーダンスコンデンサと大容量コンデンサの使用   電源の低電圧大電流化に伴ない、平滑コンデンサに数十Ａ以上のリプル電流が流れ、小形で高周波インピーダンス特性に優れリプル除去効果の高いコンデンサが必要となる。この用途には機能性高分子アルミ固体電解コンデンサが最適である。また、レギュレーション（電圧）・急峻な負荷変動を安定化させるために、巨大な容量（ファラッド単位）を持つ電気二重層キャパシタが最適である。（図５参照） 　 　 図５ 電気二重層キャパシタ Ever CAP® 　 　 　 　 �B 同期整流回路化 　低電圧大電流電源の場合、いま一番の問題は、ダイオードの順方向電圧降下で、１Ｖの電源では、Ｖｆが０．５〜０．７Ｖもあっては、希望の出力が得られないことである。高速ダイオードの低Ｖｆ化が待たれるが、現在は、ＭＯＳ―ＦＥＴを利用した同期整流回路が用いられている。（図６参照） 　 　 図６ 同期整流回路 コンバータ回路構成 　 　 　 　 �C マルチフェーズ回路方式 　複数の回路を並列接続するだけでなく、複数の回路を並列動作させ位相をずらしながら電流供給を分担させる。 　電流の電力損失は電流（Ｉ）の二乗×抵抗（Ｒ）で決定されるため、抵抗Ｒが一定であれば、電流を分散させて電流損失を減らすことができる。また、並列接続された複数の回路の位相をずらしながら動作させることにより、スイッチング周波数を高くしたことと同じ効果が得られ、その結果、フィルタ、チョークコイル、コンデンサが小形化できる。（図７参照） 　 　 図７ マルチフェーズ回路 　 　 　地球環境保全への取り組みは、様々な形で行われており、電気・電子機器においても、特に、ＥＵより［廃電子電気機器指令］（ＷＥＥＥ）案が提唱されている。 　本案では、地球環境に有害な物質（鉛、水銀、カドミウム、六価クロム、ＰＢＢ、ＰＢＤＥＳ等）の使用を２００４年までに禁止（一部例外規定あり）することを定めている。 　 �@ 「鉛フリーはんだ対応」 従来のはんだは、鉛とスズの合金であり多量の鉛を含有しているため、鉛を排除した鉛フリーはんだが開発された（Ｓｎ―３Ａｇ―０．５Ｃｕ）。 �A 「水銀・カドミウムの排除」   スイッチング電源に使用する部品は、これらの有害物質の排除を進めている。特に、電源スイッチ、リレー等の接点材料の改良が必要である。 �B 六価クロムの排除   電気・電子機器のシャーシには、亜鉛メッキ鋼材が多用されているが、亜鉛メッキ鋼板には、微量ながらクロムが含まれている。最近ではクロムを排除した鋼板が開発されている。 �C 「ＰＢＢ／ＰＢＤＥＳの排除」   スイッチンング電源を構成する部品の中で、特に［基板材料・レジスト材］／「絶縁板」等は安全規格要求部品でもあるが、ハロゲン系物質を排除し、地球環境にやさしい部品、材料を使用した電源開発に取り組んでいく。 　 ニチコン株式会社回路事業部　 　　　　事業部長　土田幸男（記） 2002年1月9日　　電波新聞掲載 　 技術情報ライブラリーのトップへ戻る ページの先頭に戻る